-
FPGA 中复数乘法器的设计
2017-11-08
复数乘法是一个常见的运算,尽管 Vivado/SysGen 中自带复数乘法的器的 IP,但仍然让我们来看看如何从头设计一个——这有助于我们更加了解 Xilinx FPGA 并且锻炼自己的设计能力……好吧我不吹了,有 IP 谁想自己写。但是最近我的 SysGen 工程仿真时只要有 Xilinx 的复乘 IP 就报错,明明稍早些的时候还是好好的。 Debug 了半天一无所获,只能重新造个轮子了。 …
-
FPGA 中 FIR 滤波器的设计(一)
2017-07-17
FIR 是数字信号处理中一种非常的常见运算。我在学校还在上 VHDL 课时,就被要求写这玩意儿。当然当时我 messed up everything, and no one loves me 就是另外一回事儿了。 …